# 公開実用平成 1− 73950

日本 国特許 庁(JP) 印実用新宴出顧公開

⊕ 公開実用新案公報(U) 平1-73950

@Int.Cl.

識別記号

**介内整理番号** 

**四公開 平成1年(1989)5月18日** 

H 01 L

N-7735-6F A-6835-5F

(全/頁) 審査請求 未請求

半導体要置 ◎考案の名称

> ①奥 四 昭62-170611

昭62(1987)11月6日

福岡県福岡市西区今宿東1丁目1番1号 三菱電板株式会

社福岡製作所内

弁理士 大岩

明 細 杏

- 考案の名称
   半導体装
- 2. 突用新案理登請求の範囲

ICチップの封止したパッケージの外部に整列するリードピン列の一端のリードピンの形状を他のリードピンと区別したことを特徴とする半海体
陸戦。

- 3. 考案の詳細な説明
- 〔産業上の利用分野〕

この考案はICチップを封止した半導体接催の リードビン番号の表示に関するものである。

〔従来の技術〕

従来のこの種の装置を第2図に示すプラスチックパッケーシICからなる半導体装置について説明する。

なを第2図(A)は平面図、(P)は正面図である。図にないて(I)はICチップ(図示せず)を封止したフラスチックパッケーシ、(2)は上記ICチップと 気的に接続されたリードピンで図に向つて左か

5.

夫四 1 -73950

# BEST AVAILABLE COPY

## 公開実用平成 I- 73950

51ビン如、2ビンね、8ビンはと順に配設されたものである。(3)はパッケージ表面の1ピン如近徐に形成された凹所である。ところで、凹所(3)はパッケージ(1)成形時に成形金型に形成された突起により形成される。又、凹所(3)が1ピン如の近傍に形成されたことで、1ピン如と他のピンとの険別ができる。

[ 考察が解決しようとする問題点]

従来の半導体接触は以上のように構成されているので、パッケージ(1)の成形金型に凹所(3)と対応する突起を設けなければならず、上配成形金型製作が面倒で長時間要すだけでなく高価をものとなる欠点を有し、又、成形時に凹所(3)部にバリが発生し、パッケージ(1)の外観不良が発生する等の問題があった。

この考案は上記のような問題点を解消するため になされたもので、成形金型の製作が容易で、パッケージ(1)の外観不良発生要因の少ない半導体装 置を提供することを目的としてなされたものである。

### 〔問題点を解決するための手段〕

この考案に係る半導体装置はパッケージ外部に 整列するリードピン列の一端のリードピンの形状 を他のリードピンと区別したものである。

### 〔作用〕

この考案におけるリードピンの1番ピン(1ピンという)表示が1ピンのリードピン形状を他のリードピンと区別することで行なわれる。

### 〔考案の実施例〕

以下、この考案の一実施例を図について説明する。第1図(A)は平面図、内は正面図である)において(21a)は1ピン表示用に1ピン如に形成された貫通孔で、リードフレーム製作時にパンチング等で形成されてなるものである。

なお、その他の符号については第1図の符号と 同じにつき脱明を省略する。

とのように構成されたものにおいてはエッチングや、パンチングによるリードフレーム 製造時等に買通孔 (21a) を設ければ良い。

なか、上肥実施例ではリードピンのに貫通孔(

# 公開実用平成 1-73950

21a)を形成することで1ピン表示をしたが、1ピンツの巾を他のリードピンと異なる巾寸法にする等、1ピン切と他のピンとの、形状区別手段が上記実施例の頁通孔 (21a) に限定されるものではないことは言うまでもない。

### 〔考案の効果〕

以上のように、この考案によればリードピンの 1ピンの形状を他ピンと異なる形状とし、1ピン 表示をするように構成したので、従来のようにパッケーシに1ピンのマークとなる凹所を付すもの に比して、成型用金型の製作が容易となるだけで なく、パッケージ外観不良発生要因を除去できる 等実用的価値が極めて大である。

### 4. 図面の簡単左説明

第1 図はこの考案の一段施による半導体装置を示すもので、(イは平面図、回は正面図、第2 図は従来の半導体装置を示すもので、(イは平面図、回は正面図である。図において(1)はパッケーシ、のはリードピン(1番ピン)、(21a)は頁面孔である。

実開平1-7395.0


. (6)

なお、図中同一符号は同一、又は相当部分を示。


代 週 人 大 岩 地 堆

BEST AVAILABLE COPY







21: リードピン 21a: 貫通孔



# 第 2 图





大岩增雄

実問 1 -73950